时 间：2021年5月10日上午10 : 00–12 : 00(Beijing Time)
地 点：光电信息大楼B823
报告人：张钊 研究员， 中国科学院半导体研究所
邀请人：王超 研究员、 闵闰副教授
报告摘要：
为了进一步提高5G无线通信的数据率（e.g. > 10Gb/s），需要设计积分抖动小于100fs的极低抖动锁相环（PLL）来生成5G无线通信的本征信号，且需要保持低功耗，以保证足够长的移动设备待机时间。这极大地增加了锁相环的设计挑战。与此同时，四电平脉冲幅度调制（PAM4）收发器具有更复杂的电路结构和更高的功耗，尤其是其中的关键模块——PAM4时钟数据恢复器（CDR）。本报告聚焦于高性能PLL和PAM4 CDR的低功耗设计技术，介绍报告人在CMOS高性能低功耗锁PLL和PAM4 CDR电路设计研究领域取得的进展，包括2款PLL和3款PAM4 CDR。
To further increase the data-rate of the 5G wireless transceiver (e. g. > 10Gb/s), an ultra-low-jitter phase-locked loop (PLL) with sub-100-fs integrated jitter and low power consumption is required to generate a clean LO signal. This significantly challenges the PLL design. Meanwhile, the four-level pulse-amplitude modulation (PAM4) clock-and-data recovery circuit (CDR), which is the key sub-system of the PAM4 transceiver, is usually more power-hungry due to the more complicated circuit topology. In this report, several the low-power design techniques of the ultra-low-jitter PLL and PAM4 CDR are introduced based on our recent research results, including 2 PLLs and 3 PAM4 CDRs.
报告人介绍：
张钊博士于2016年7月毕业于中国科学院半导体研究所，获工学博士学位。2016年12月至2018年12月，任香港科技大学电子与计算机工程学系博士后研究员。2019年3月至2020年9月任广岛大学先进理科系科学研究科助理教授。2020年11月起至今加入中国科学院半导体研究所，任中国科学院“百人计划”研究员。张钊博士的研究方向为模拟与混合信号集成电路设计，主要包括高性锁相环、面向高速高能效互联的高速有线通信收发器和面向能量收集应用场景的极低电压极低功耗集成电路。共发表学术论文40余篇，其中以第一作者身份发表学术论文20余篇，包括集成电路设计知名会议ISSCC、VLSI和A-SSCC以及知名期刊JSSC、TCAS-I、TCAS-II和TVLSI等共14篇。
Dr. Zhang received the Ph.D. degree from the Institute of Semiconductors, Chinese Academy of Sciences, Beijing, in 2016. From 2016 to 2018, he was a Post-Doctoral Fellow with The Hong Kong University of Science and Technology, Hong Kong.From 2019 to 2020, he was an Assistant Professor with Hiroshima University, Higashi-Hiroshima, Japan. In 2020, he joined the Institute of Semiconductors, Chinese Academy of Sciences, where he is currently a Professor. His research interests include the design of low-jitter and low-power PLLs, energy-efficient wireline transceivers, and ultra-low-voltage ultra-low-power analog ICs. He (co)authored more than 40 conference and journal papers, including ISSCC, VLSI, A-SSCC, JSSC, TCAS-I, TCAS-II, TVLSI and etc.
